Docket No. 248600US0/ims

JUN 1 4 2004



ŠÉNT AND TRADEMARK OFFICE IN THE UNITED

IN RE APPLICATION OF: Tetsu KACHI, et al.

GAU:

2812

SERIAL NO: 10/771,528

EXAMINER:

FILED:

February 5, 2004

FOR:

GROUP III NITRIDE SEMICONDUCTOR DEVICE

REQUEST FOR PRIORITY

COMMISSIONER FOR PATENTS ALEXANDRIA, VIRGINIA 22313

ibbitiiibitiii, vittoiiviit 2231	.5		
SIR:			
☐ Full benefit of the filing date of provisions of 35 U.S.C. §120.	FU.S. Application Serial Number	, filed	, is claimed pursuant to the
☐ Full benefit of the filing date(s) §119(e):	of U.S. Provisional Application(s) <u>Application No.</u>	is claimed pur Date File	
Applicants claim any right to put the provisions of 35 U.S.C. §11	riority from any earlier filed applica	ations to which	they may be entitled pursuant to
n the matter of the above-identified	d application for patent, notice is he	reby given tha	t the applicants claim as priority:
COUNTRY	APPLICATION NUMBER		NTH/DAY/YEAR
JAPAN	2003-029374		ruary 6, 2003
JAPAN	2004-003368	Jani	uary 8, 2004
Certified copies of the correspondir	ng Convention Application(s)		
are submitted herewith			
☐ will be submitted prior to pa	ayment of the Final Fee		
were filed in prior application	on Serial No. filed		
Receipt of the certified copi	national Bureau in PCT Application ies by the International Bureau in a by the attached PCT/IB/304.		under PCT Rule 17.1(a) has been
☐ (A) Application Serial No.(s	s) were filed in prior application Se	rial No.	filed; and
☐ (B) Application Serial No.(s	s)		
☐ are submitted herewit	th		
☐ will be submitted price	or to payment of the Final Fee		
		Respectfully Submitted,	
			VAK, McCLELLAND, EUSTADT, P.C.

Customer Number

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)

Joseph A. Scafetta, Jr. Registration No. 26, 803

Norman F. Oblon

JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2月 2003年 6 日

出 Application Number:

特願2003-029374

[ST. 10/C]:

Applicant(s):

[JP2003-029374]

出 願 人

株式会社豊田中央研究所

2004年 1月20日

特許庁長官 Commissioner, Japan Patent Office



【書類名】 特許願

【整理番号】 K02-425

【提出日】 平成15年 2月 6日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 29/78

【発明者】

【住所又は居所】 愛知県愛知郡長久手町大字長湫字横道41番地の1 株

式会社豊田中央研究所内

【氏名】 加地 徹

【発明者】

【住所又は居所】 愛知県愛知郡長久手町大字長湫字横道41番地の1 株

式会社豊田中央研究所内

【氏名】 中野 由崇

【特許出願人】

【識別番号】 000003609

【氏名又は名称】 株式会社豊田中央研究所

【代理人】

【識別番号】 110000110

【氏名又は名称】 特許業務法人 快友国際特許事務所

【代表社員】 小玉 秀男

【電話番号】 052-588-3361

【手数料の表示】

【予納台帳番号】 172662

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 . 図面 1

【物件名】 要約書 1

【包括委任状番号】 0207894

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 III族窒化物半導体を有する半導体素子

【特許請求の範囲】

【請求項1】 III族窒化物半導体で構成された第1層と、III族窒化物半導体で構成された第2層と、ゲート電極を有し、

第1層は、ゲート電極と第2層の間に形成された領域を有し、

(1) 第1層、(2) 第2層、(3) 第1層と第2層の間の領域の少なくともいずれかにチャネルが形成され、

第2層の導電型は、チャネルを流れるキャリアの導電型と逆の導電型である半 導体素子。

【請求項2】 第2層は、チャネルに流すキャリアと逆導電型のキャリアを素子 外に流出させる電極に接している請求項1に記載の半導体素子。

【請求項3】 第1導電型のIII族窒化物半導体で構成された第1層と、第2導電型のIII族窒化物半導体で構成された第2層と、ゲート電極を有し、

第1層は、ゲート電極と第2層の間に形成された領域を有し、第1層と第2層 は接しており、

第1層のバンドギャップは、第2層のバンドギャップよりも大きい半導体素子。 -

【請求項4】 第1導電型のIII族窒化物半導体で構成された第1層と、第2導電型のIII族窒化物半導体で構成された第2層と、III族窒化物半導体で構成された第3層と、ゲート電極を有し、

第1層は、ゲート電極と第2層の間に形成された領域を有し、

第3層は、第1層と第2層の間に形成された領域を有し、

第3層のバンドギャップは、第1層と第2層のバンドギャップよりも小さい半 導体素子。

【請求項5】 第3層は、実質的に真性のIII族窒化物半導体で構成されている 請求項4に記載の半導体素子。

【請求項6】 第1導電型のIII族窒化物半導体で構成された第1層と、第2導電型のIII族窒化物半導体で構成された第2層と、ゲート電極を有し、

第1層は、ゲート電極と第2層の間に形成された領域を有し、

第1層の厚さは、ゲート電極に電圧が印加されていないときに第1層と第2層 の間から第1層側に伸びる空乏層の厚さ以下である半導体素子。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】 本発明は、III族窒化物半導体を有する半導体素子に関する。

[0002]

【従来の技術】 特許文献1には、III族窒化物半導体を有する半導体素子が示されている。具体的には、基板上に、バッファ層、チャネル層、ゲート絶縁層が順次積層され、その上にゲート電極が形成された電界効果トランジスタが示されている。チャネル層は、n型のGaN(窒化ガリウム、III族窒化物半導体の一例)で構成されている。

[0003]

【特許文献1】

特開平10-223901号公報(その公報の図1参照)

$[0\ 0\ 0\ 4]$

【発明が解決しようとする課題】 上記したトランジスタでは、オン時には、チャネル層に電子が流れる。この電子が周囲の原子に衝突すると、ホールが形成される。チャネル層を流れる電子の量が増加すると、形成されるホールの量も増加する。このホールは、トランジスタ内に蓄積される。蓄積されたホールの存在は、絶縁破壊の要因となる。このように、上記したトランジスタでは、高耐圧化の実現を妨げる要因が存在していた。

[0005]

また、このような半導体素子では、オン抵抗を低くすることも課題となっている。

また、特許文献1には、上記したトランジスタのチャネル層のキャリア濃度を 低くすることで、ノーマリオフが可能である旨が記載されている。ノーマリオフ とは、ゲート電極に電圧を印加していない状態では、素子がオフしている(素子 に実質的に電流が流れない)ものをいう。しかし、このような半導体素子では、 ノーマリオフが可能な他の新規な構造の実現も課題となっている。

[0006]

本発明は、III族窒化物半導体を有する半導体素子の耐圧を高くすることを 1 つの目的とする。

本発明は、III族窒化物半導体を有する半導体素子のオン抵抗を低くすること を他の目的とする。

本発明は、III族窒化物半導体を有する半導体素子のノーマリオフが可能な新規な構造を実現することを他の目的とする。

本発明は、上記した目的の少なくとも1つを達成しようとするものである。

[0007]

【課題を解決するための手段及び作用と効果】 本発明の1つの態様の半導体素子は、III族窒化物半導体で構成された第1層と、III族窒化物半導体で構成された第2層と、ゲート電極を有する。第1層は、ゲート電極と第2層の間に形成された領域を有する。(1)第1層、(2)第2層、(3)第1層と第2層の間の領域の少なくともいずれかにチャネルが形成される。第2層の導電型が、チャネルを流れるキャリアの導電型と逆の導電型である。

[0008]

チャネルを流れるキャリアが周囲の原子に衝突すると、形成されたチャネルを流れるキャリアと逆導電型のキャリアが形成される場合がある。上記態様によると、この逆導電型キャリアを、チャネルを流れるキャリアの導電型と逆の導電型である第2層から引き抜くことができる。よって、半導体素子内に逆導電型キャリアが蓄積されることを抑制できる。このため、蓄積された逆導電型キャリアの存在による絶縁破壊の発生を抑制できる。従って、耐圧を高くすることができる

[0009]

【発明の実施の形態】 本発明の1つの態様の半導体素子において、第2層は、 チャネルに流すキャリアと逆導電型のキャリアを素子外に流出させる電極に接し ていることが好ましい。具体的には、第2層は、ソース電極とドレイン電極のい ずれかに接していることが好ましい。より具体的には、第2層の導電型がp型の場合は、第2層はソース電極に接していることが好ましい。

上記態様によると、チャネルを流れるキャリアと逆導電型のキャリアを第2層からより有効に引抜くことができる。

$[0\ 0\ 1\ 0]$

本発明の他の態様の半導体素子は、第1導電型のIII族窒化物半導体で構成された第1層と、第2導電型のIII族窒化物半導体で構成された第2層と、ゲート電極を有する。第1層は、ゲート電極と第2層の間に形成された領域を有する。第1層と第2層は接している。第1層のバンドギャップは、第2層のバンドギャップよりも大きい。

上記態様によると、第1層と第2層の境界部付近に、チャネルとして機能する 狭い量子井戸部を形成できる。よって、キャリアの移動度を向上させることがで きる。このため、チャネル抵抗を低くすることができる。従って、オン抵抗を低 くすることができる。

[0011]

第1層はA1 (アルミニウム)を含むことが好ましい。この場合、第1層のバンドギャップを大きくすることができる。第2層はIn (インジウム)を含むことが好ましい。この場合、バンドギャップを小さくすることができる。

[0012]

本発明の他の態様の半導体素子は、第1導電型のIII族窒化物半導体で構成された第1層と、第2導電型のIII族窒化物半導体で構成された第2層と、III族窒化物半導体で構成された第3層と、ゲート電極を有する。第1層は、ゲート電極と第2層の間に形成された領域を有する。第3層は、第1層と第2層の間に形成された領域を有する。第3層は、第1層と第2層のバンドギャップよりも小さい。

上記態様によると、第3層に、チャネルとして機能する狭い量子井戸部を形成できる。よって、この場合もオン抵抗を低くすることができる。

$[0\ 0\ 1\ 3]$

第3層は、実質的に真性のIII族窒化物半導体で構成されていることがより好

ましい。

上記態様によると、チャネルとして機能する第3層内にキャリアが流れた場合の不純物散乱の発生を回避できる。よって、キャリアの移動度をより向上させることができる。このため、オン抵抗をより低くすることができる。

[0014]

本発明の他の態様の半導体素子は、第1導電型のIII族窒化物半導体で構成された第1層と、第2導電型のIII族窒化物半導体で構成された第2層と、ゲート電極を有する。第1層は、ゲート電極と第2層の間に形成された領域を有する。第1層の厚さは、ゲート電極に電圧が印加されていないときに第1層と第2層の間から第1層側に伸びる空乏層の厚さ以下である。

上記態様によると、ノーマリオフが可能な半導体素子を実現できる。

[0015]

第1層のキャリア濃度が 1×10^{17} c m $^{-3}$ 以下であり、第2層のキャリア濃度が 1×10^{17} c m $^{-3}$ 以上であることが好ましい。上記態様によると、ノーマリオフが可能な半導体素子を実現しやすい。

[0016]

ゲート電極は第1層に直接に接していてもよい。ゲート電極はゲート絶縁層を介して第1層に隣合っていてもよい。ゲート絶縁層は、III族元素としてA1(アルミニウム)を少なくとも含むIII族窒化物半導体を含むことが好ましい。このようなゲート絶縁層を設けると、ゲート電極に印加することが許容される電圧値を大きくすることができる。

[0017]

第1層と第2層を含む半導体部の同じ面側に、ドレイン電極と、ソース電極が 形成されていることが好ましい。あるいは、第1層と第2層を含む半導体部の第 1面側にソース電極が形成され、第1面と反対側の第2面側にドレイン電極が形 成されていることが好ましい。

[0018]

本発明の他の態様の半導体素子は、第1導電型のIII族窒化物半導体で構成された第4層(22)と、第4層(22)上に形成され、第2導電型のIII族窒化物半

導体で構成された第2層(42)と、第2層(42)上に直接に又はIII族窒化物半導体で構成された第3層(44)を介して形成され、第1導電型のIII族窒化物半導体で構成された第1層(32)と、第1層(32)上に直接に又はゲート絶縁層(30)を介して形成されたゲート電極(34)と、第1層(32)の一端側に直接に又は第1導電型ソース層(40)を介して隣合うソース電極(38)と、第1層(32)の他端側に直接に又は第1導電型ドレイン層(26)を介して隣合うドレイン電極(28)を有する。

[0019]

本発明の他の態様の半導体素子は、第1導電型のIII族窒化物半導体で構成された第4層(52,54)と、第4層(52,54)の第1面側に形成されたドレイン電極(50)と、第4層(52,54)のうち第1面と反対側の第2面上に形成され、第2導電型のIII族窒化物半導体で構成された第2層(56)と、第2層(56)上に直接に又はIII族窒化物半導体で構成された第3層(72)を介して形成され、第1導電型のIII族窒化物半導体で構成された第1層(68)と、第1層(68)上に直接に又はゲート絶縁層(66)を介して形成されたゲート電極(70)と、第1層(68)の一端側に直接に又は第1導電型ソース層(60)を介して隣合うソース電極(62)を有する。

[0020]

【実施例】

(第1実施例) 図1は、第1実施例の電界効果トランジスタの断面図を示す。このトランジスタでは、基板20上に、下側n 型層(第4層)22が形成されている。基板20は、Al2O3(サファイア)で構成されている。下側n 型層22は、n 型不純物であるSi(シリコン)がドーピングされたGaN(窒化ガリウム)で構成されている。下側n 型層22のキャリア濃度は、約 1×10 16 c m 3 である。下側n 型層22の最も厚い部分の厚さは、約5 μ m である。下側n 型層22の一部の領域上には、p + 型層(第2層)42が形成されている。p + 型層42は、p 型不純物であるMg(マグネシウム)がドーピングされたGaNで構成されている。p + 型層42のキャリア濃度は、約 1×10^1 8 c m 3 である。p + 型層42の最も厚い部分の厚さは、約0. 5 μ m である。n 型不純物としてGe(ゲルマニウム)等をドーピングしてもよい。p 型不純

物としてBe (ベリリウム) 等をドーピングしてもよい。

$[0\ 0\ 2\ 1]$

下側 n^- 型層22の一部の領域上から、 p^+ 型層42の一部の領域上にわたって、上側 n^- 型層(第1層)32が形成されている。上側 n^- 型層32は、n型 不純物であるSiがドーピングされたAlGaN(窒化アルミニウムガリウム、詳細には Al_0 . $3Ga_0$. 7N)で構成されている。上側 n^- 型層32のキャリア濃度は、約 1×10^{16} c m^-3 である。上側 n^- 型層32の厚さは、約500 n m である。

[0022]

 p^+ 型層 420 一部の領域上であって、上側 n^- 型層 320 一端(図示左端)に接する位置には、 n^+ 型ソース層 40 が形成されている。下側 n^- 型層 220 一部の領域上であって、上側 n^- 型層 320 他端(図示右端)に接する位置には、 n^+ 型ドレイン層 26 が形成されている。 n^+ 型ソース層 40 と n^+ 型ドレイン層 26 は、n 型不純物である 8 n^+ がドーピングされた n^+ で構成されている

[0023]

n⁺型ソース層 4 0 の一部の領域上から、p⁺型層 4 2 の一部の領域上にわたって、ソース電極 3 8 が形成されている。ソース電極 3 8 は、n⁺型ソース層 4 0 とp⁺型層 4 2 の両方に接している。n⁺型ドレイン層 2 6 上には、ドレイン電極 2 8 が形成されている。上側 n⁻型層 3 2 上から、n⁺型ソース層 4 0 の一部の領域上にわたって、ゲート絶縁層 3 0 が形成されている。ゲート絶縁層 3 0 は、A 1 N(窒化アルミニウム)で構成されている。ゲート絶縁層 3 0 の厚さは、約 5 0 n m である。ゲート絶縁層 3 0 の一部の領域上には、ゲート電極 3 4 が形成されている。ゲート電極 3 4 は、p⁺型層 4 2 の一部の領域よりも上方の位置にある。上側 n⁻型層 3 2 は、ゲート電極 3 4 と p⁺型層 4 2 の間に形成された領域 3 2 a を有する。

[0024]

ソース電極38とドレイン電極28は、Ti(チタン)とAl(アルミニウム)の積層構造によってオーミック電極として形成されている。Tiの厚さは約1

0 n m である。A l の厚さは約100 n m である。ゲート電極34は、N i (ニッケル) で構成されている。ゲート電極34の厚さは、約100 n m である。

[0025]

上側 n^- 型層 3 2 $のバンドギャップは、<math>p^+$ 型層 4 2 $のバンドギャップよりも大きい。本実施例では、上側 <math>n^-$ 型層 3 2 に A l を含ませることで、上側 n^- 型層 3 2 のバンドギャップを大きくしている。

上側 n 一型層 3 2 と p ⁺型層 4 2 の接触部(p n 接合部) 2 4 からは、上側 n 一型層 3 2 と p ⁺型層 4 2 の両側に空乏層が伸びる。上側 n ⁻型層 3 2 の厚さは、ゲート電極 3 4 に電圧が印加されていないときに上側 n ⁻型層 3 2 と p ⁺型層 4 2 の p n 接合部 2 4 から上側 n ⁻型層 3 2 側に伸びる空乏層の厚さ以下である

[0026]

次に、第1実施例の動作について説明する。上記したように、上側 n ⁻型層 3 2 の厚さは、ゲート電極 3 4 に電圧が印加されていないときに上側 n ⁻型層 3 2 側に伸びる空乏層の厚さ以下である。よって、ゲート電極 3 4 に電圧が印加されていない状態では、上側 n ⁻型層 3 2 側に伸びる空乏層によって、上側 n ⁻型層 3 2 のうち p ⁺型層 4 2 の直上に位置する領域 3 2 a の全体が実質的に空乏化されている。このため、ゲート電極 3 4 に電圧が印加されていない状態では、ソース電極 3 8 とドレイン電極 2 8 間には電流は流れない。このように、このトランジスタは、ノーマリオフの動作をする。大電力用の半導体素子では、ゲート電極 3 4 に電圧が印加されていないときには電流が流れないようにすること、即ち、ノーマリオフであることが安全性の観点から望まれる。このトランジスタは上記したようにノーマリオフの動作をする。よって、このトランジスタは、大電力用の半導体素子として用いると特に有用である。

[0027]

図2は、上側 n ⁻型層 3 2 と、 p ⁺型層 4 2 のエネルギーバンド図を示す。なお、図 2 ~図 4 に示すエネルギーバンド図の構成は、図 1 の A - A 線断面図の構成に対応する。先に述べたように、上側 n ⁻型層 3 2 のバンドギャップ E 1 は、p ⁺型層 4 2 のバンドギャップ E 2 よりも大きい。このような上側 n ⁻型層 3 2

と p^+ 型層 4 2 を接合すると、両方のフェルミ準位(E_F)を合わせるようにエネルギーバンドが曲げられる。この結果、エネルギーバンドには、スパイク部 4 4 とノッチ部(量子井戸部) 4 6 が形成される。また、上側 n^- 型層 3 2 2 2 p^+ 型層 4 2 0 p n 接合部 2 4 からは、上側 n^- 型層 3 2 2 p^+ 型層 4 2 の両側に空 乏層 4 8 が伸びる。

[0028]

図3は、上側n 一型層32Ep 十型層42に加えて、ゲート絶縁層30E とゲート電極34E を含めた構造についてのエネルギーバンド図を示す。図3は、ゲート電極34に電圧を印加していない状態の図である。ゲート電極34に正の電圧を印加すると、エネルギーバンドが図4に示すように曲げられる。これにより、ノッチ部46E がフェルミ準位(E F)よりも下方に移動する。これにより、ノッチ部46E にチャネルが形成され、電子が流れる。

図4からわかるように、ノッチ部46は、上側n⁻型層32とp⁺型層42の境界部24付近(主に境界部24付近のp⁺型層42)に形成される。即ち、チャネルは、図1と図4に示す上側n⁻型層32とp⁺型層42の境界部24付近(主に境界部24付近のp⁺型層42)に形成される。図4でみると、ノッチ部(チャネル)46は紙面垂直方向に伸びている。図1でみると、チャネルは、境界部24付近に形成されるため、左右方向に伸びる。

[0029]

このように、ゲート電極34に正の電圧を印加すると、図1でみると、電子が、ソース電極38、n⁺型ソース層40、チャネル(上側n⁻型層32とp⁺型層42の境界部24付近)、上側n⁻型層32と下側n⁻型層22の境界部25付近、n⁺型ドレイン層26、ドレイン電極28の順に横方向に流れる。即ち、ドレイン電極28からソース電極38に向けて横方向に電流が流れ、トランジスタがオンする。

[0030]

チャネルを流れる電子が周囲の原子に衝突すると、形成されたチャネルを流れる電子と逆導電型のホールが形成される場合がある。上記実施例によると、このホールをp⁺型層 4 2 と、これに接するソース電極 3 8 を通じて引抜くことがで

きる。よって、素子内にホールが蓄積されることを抑制できる。このため、蓄積 されたホールの存在による絶縁破壊の発生を抑制できる。従って、耐圧を高くす ることができる。

[0031]

また、図4に示すようにノッチ部46は、その上方に位置する3次元的に広がった領域に比べて、2次元的に狭まった領域となっている。電子は、この2次元的に狭まったノッチ部46に形成されるチャネルを流れる。よって、いわゆる2次元電子ガスが形成される。このため、電子の移動度を高くすることができる。この結果、チャネル抵抗を低くすることができる。従って、オン抵抗を低くすることができる。

[0032]

以上のように、第1実施例によると、ノーマリオフであって、耐圧が高く、オン抵抗が低いという有用な半導体素子を実現できる。

[0033]

次に、第1実施例の製造方法例について図1を参照して説明する。まず、基板20上に、MOCVD法(有機金属気相成長法)によって下側n⁻型層22をエピタキシャル成長させる。次に、下側n⁻型層22上に第1マスク層(SiO2層)を形成する。次に、第1マスク層にp⁺型層42の形成用の開口をフォト工程で形成する。次に、第1マスク層の開口から露出する下側n⁻型層(図1には存在しない)をRIE法(反応性イオンエッチング法)によってエッチングする。なお、上記したMOCVD法に代えて、MBE法(分子線エピタキシー法)等を用いてもよい。以下同様である。

[0034]

上のみに p^+ 型層 4 2 を選択的に成長させることができる。次に、第 1 マスク層 を HF 水溶液によって除去する。

[0035]

次に、 p^+ 型層 42の全体上から、下側 n^- 型層 22の全体上にわたって上側 n^- 型層 32 をMOC V D法によってエピタキシャル成長させる。次に、上側 n^- 型層 32 の全体上に第2 マスク層(SiO_2 層)を形成する。次に、第2 マスク層に、ソース層 40 の形成用の開口とドレイン層 26 の形成用の開口をフォト工程で形成する。次に、第2 マスク層の開口に向けて、N (窒素)をイオン注入法によってドーズ量 1×10^{15} c m^-2 、加速電圧 35 k e V で注入する。次に、第2 マスク層の開口に向けて、Si をイオン注入法によってドーズ量 1×10^{15} c m^-2 、加速電圧 65 k e V で注入する。これにより、 n^+ 型ソース層 40 と n^+ 型ドレイン層 26 (但し、イオン注入した不純物の活性化前)が形成される。

[0036]

次に、第2マスク層の開口部分にもマスク層(SiO2層)を再度形成する。以下では、これらのマスク層全体を第3マスク層という。これにより、素子の頂面全体が第3マスク層で覆われた状態となる。次に、N(窒素)雰囲気中で1300℃で5分間、素子をアニールする。これにより、イオン注入した不純物を活性化させる。次に、第3マスク層に開口を形成する。この開口は、ソース電極38を接触させるp⁺型層42上に形成された上側n⁻型層(図1には存在しない)の除去用のものである。次に、第3マスク層の開口から露出する上側n⁻型層(図1には存在しない)をRIE法によってエッチングする。次に、第3マスク層をHF水溶液によって除去する。

[0037]

次に、素子の頂面全体にゲート絶縁層 30 をスパッタ法によって形成する。次に、ゲート絶縁層 30 にソース電極 38 の形成用の開口とドレイン電極 28 の形成用の開口をフォト工程で形成する。次に、開口から露出した p^+ 型層 42 と n^+ 型ソース層 40 上に、 T_i と A_i と A_i を順に蒸着してソース電極 38 を形成する。また、開口から露出した n^+ 型ドレイン層 26 上に、 T_i と A_i を順に蒸着して

ドレイン電極 28 を形成する。次に、N(窒素)雰囲気中で 500 ℃で 2 分間アニールする。これにより、ソース電極 38 と n ⁺型ソース層 40、ソース電極 38 と p ⁺型層 42、及びドレイン電極 28 と n ⁺型ドレイン層 26 の接触抵抗を低減させる。次に、p ⁺型層 42 の上方に位置するゲート絶縁層 30 上に、Ni を蒸着してゲート電極 34 を形成する。

以上の工程を経ることで、第1実施例の電界効果トランジスタを製造できる。

[0038]

(第2実施例) 図5に示す第2実施例の電界効果トランジスタは、次の点で第1実施例と主に異なる。第2実施例では、上側 n ⁻型層32と p ⁺型層42の間にチャネル層(第3層)44が設けられている。チャネル層44は、上側 n ⁻型層32と下側 n ⁻型層22の間にも連続して設けられている。チャネル層44は、不純物がドープされていない真性のInGaNで構成されている。このように、チャネル層44には、Inを含ませている。これにより、チャネル層44のバンドギャップを、上側 n ⁻型層32と p ⁺型層42のバンドギャップよりも小さくしている。

[0039]

第2実施例は、第1実施例と同様の工程を経て第1マスク層を除去した後、p+型層42の全体上から下側n-型層22の全体上にわたってチャネル層44と上側n-型層42をMOCVD法によって順に成長させ、さらに第1実施例と同様の工程を経ることで製造できる。

[0040]

チャネル層 4 4 を設けた場合のエネルギーバンド図を図6に示す。チャネル層 4 4 を設けると、図6に示すように、第1実施例のノッチ部46(図2~図4参照)に類似した形状の凹部(量子井戸部)49を形成できる。このような凹部49が形成されていると、ゲート電極34に正の電圧を印加した場合、第1実施例のノッチ部と同様に、凹部49の下端部がフェルミ準位(EF)よりも下方に位置する。そして、この凹部49の下端部(チャネル層44)にチャネルが形成される。

また、チャネル層44は、不純物がドープされていない。よって、チャネル層

4.4 に電子が流れた場合の不純物散乱の発生を回避できる。よって、電子の移動 度をより向上させることができる。このため、チャネル抵抗をより低くすること ができる。従って、オン抵抗をより低くすることができる。

[0041]

(第3実施例) 図7に示す第3実施例の電界効果トランジスタでは、 n^+ 型ドレイン層(第4層の一部)52上に、下側 n^- 型層(第4層の一部)54が形成されている。 n^+ 型ドレイン層52と下側 n^- 型層54は、n型不純物としてSiがドープされたGaNで構成されている。但し、 n^+ 型ドレイン層52の方が下側 n^- 型層54よりも高濃度にSiがドープされている。 n^+ 型ドレイン層52のキャリア濃度は、約 3×10^18 cm $^-3$ である。下側 n^- 型層54のキャリア濃度は、約 1×10^16 cm $^-3$ である。 n^+ 型ドレイン層52の厚さは、約 200μ mである。下側 n^- 型層54の最も厚い部分の厚さは、約 6μ mである。 n^+ 型ドレイン層52の底面には、ドレイン電極50が形成されている。

[0042]

[0043]

n mである。左側のn ⁺型ソース層 6 0 の右側部上と、上側 n ⁻型層 6 8 上と、右側のn ⁺型ソース層 6 0 の左側部上にわたって、ゲート絶縁層 6 6 が形成されている。ゲート絶縁層 6 6 上には、ゲート電極 7 0 が形成されている。上側 n ⁻型層 6 8 は、ゲート電極 7 0 と p ⁺型層 5 6 の間に形成された領域 6 8 a を有する。ゲート絶縁層 6 6 と各電極 5 0 , 6 2 , 7 0 の構成材料と厚さは、第 1 実施例と同様である。

[0044]

上側 n^- 型層68のバンドギャップは、 p^+ 型層56のバンドギャップよりも大きい。本実施例では、上側 n^- 型層68にAlを含ませ、 p^+ 型層56にInを含ませることで、上側 n^- 型層68のバンドギャップを p^+ 型層56のバンドギャップよりも大きくしている。

上側 n 一型層 6 8 と p ⁺型層 5 6 の接触部(p n 接合部) 5 8 からは、上側 n 一型層 6 8 と p ⁺型層 5 6 の両側に空乏層が伸びる。上側 n ⁻型層 6 8 の厚さは、ゲート電極 7 0 に電圧が印加されていないときに p n 接合部 5 8 から上側 n ⁻型層 6 8 側に伸びる空乏層の厚さ以下である。

[0045]

次に、第3実施例の動作について説明する。ゲート電極70に電圧が印加されていない状態では、第1実施例と同様に、pn接合部58から上側n⁻型層68側に伸びる空乏層によって、上側n⁻型層68のうちp⁺型層56の直上に位置する領域68aの全体が実質的に空乏化されている。このため、ゲート電極70に電圧が印加されていない状態では、ソース電極62とドレイン電極50間には電流は流れない。このように、このトランジスタは、ノーマリオフの動作をする

$[0\ 0\ 4\ 6]$

ゲート電極 70 に正の電圧を印加すると、電子はまず、ソース電極 62、 n^+ 型ソース層 60、チャネル(上側 n^- 型層 68 と p^+ 型層 56 の境界部 58 付近)の順に横方向に流れる。さらに電子は、下側 n^- 型層 54、 n^+ 型ドレイン層 52、ドレイン電極 50 の順に縦方向に流れる。即ち、ドレイン電極 50 からソース電極 62 に向けて電流が流れ、トランジスタがオンする。

[0047]

第3実施例によっても、第1実施例と同様に、ノーマリオフであって、耐圧が 高く、オン抵抗が低いという有用な半導体素子を実現できる。

[0048]

次に、第3実施例の製造方法例について図7を参照して説明する。まず、 n^+ 型ドレイン層52上に、MOCVD法によって下側 n^- 型層54を成長させる。次に、下側 n^- 型層54上に第1マスク層(SiO_2 層)を形成する。次に、第1マスク層に p^+ 型層56の形成用の開口をフォト工程で形成する。次に、第1マスク層の開口から露出する下側 n^- 型層(図7には存在しない)をRIE法によってエッチングする。

[0049]

次に、エッチングした下側n 一型層(図7には存在しない)の下方に位置し、エッチングにより新たに露出した下側n 一型層 5 4 上に、p +型層 5 6 をMOC VD法によって選択的に成長させる。このp +型層 5 6 は、下側n 一型層 5 4 の最頂面の高さに達するまで成長させる。このp +型層 5 6 の形成は、先に形成した第1 マスク層をそのまま残して行う。次に、第1 マスク層をHF 水溶液によって除去する。

[0050]

次に、 p^+ 型層 56 の全体上から、下側 n^- 型層 54 の全体上にわたって上側 n^- 型層 68 をMOC V D 法によって成長させる。次に、上側 n^- 型層 68 の全体上に第2 マスク層(SiO_2 層)を形成する。次に、第2 マスク層に、ソース層 60 の形成用の開口をフォト工程で形成する。次に、第2 マスク層の開口に向けて、N (窒素)をイオン注入法によってドーズ量 1×10^{15} c m^-2 、加速電圧 35 k e Vで注入する。次に、第2 マスク層の開口に向けて、Si をイオン注入法によってドーズ量 1×10^{15} c m^-2 、加速電圧 65 k e Vで注入する。これにより、 n^+ 型ソース層 60 (但し、イオン注入した不純物の活性化前)が形成される。

[0051]

次に、第2マスク層の開口部分にもマスク層(SiO2層)を再度形成する。

以下では、これらのマスク層全体を第3マスク層という。これにより、素子の頂面全体が第3マスク層で覆われた状態となる。次に、N(窒素)雰囲気中で1300℃で5分間、素子をアニールする。次に、第3マスク層に開口を形成する。この開口は、ソース電極62を接触させるp⁺型層56上に形成された上側 n⁻型層(図7には存在しない)の除去用のものである。次に、第3マスク層の開口から露出する上側 n⁻型層(図7には存在しない)をRIE法によってエッチングする。次に、第3マスク層をHF水溶液によって除去する。

[0052]

次に、素子の頂面全体にゲート絶縁層66をスパッタ法によって形成する。次に、ゲート絶縁層66にソース電極62とドレイン電極50の形成用の開口をフォト工程で形成する。次に、開口から露出したp +型層56とn +型ソース層60上に、T i とA l を順に蒸着してソース電極62を形成する。また、n +型ドレイン層52の底面に、T i とA l を順に蒸着してドレイン電極50を形成する。次に、N (窒素) 雰囲気中で、500℃で2分間アニールする。次に、p +型層56の上方に位置するゲート絶縁層66上に、N i を蒸着してゲート電極70を形成する。

以上の工程を経ることで、第3実施例の電界効果トランジスタを製造できる。

[0053]

(第4実施例) 図8に示す第4実施例の電界効果トランジスタは、次の点で第3実施例と主に異なる。第4実施例では、上側 n ⁻型層 68と p ⁺型層 56の間にチャネル層(第3層)72が設けられている。チャネル層 72は、上側 n ⁻型層 68と下側 n ⁻型層 54の間にも連続して設けられている。チャネル層 72は、不純物がドープされていない真性の In Ga Nで構成されている。このように、チャネル層 72には、Inを含ませている。これにより、チャネル層 72のバンドギャップを、上側 n ⁻型層 68と p ⁺型層 56のバンドギャップよりも小さくしている。

[0054]

第4実施例は、第3実施例と同様の工程を経て第1マスクを除去した後、p⁺型層 56の全体上から下側 n⁻型層 54の全体上にわたってチャネル層 72と上

側n-型層68をMOCVD法によって順に成長させ、さらに第3実施例と同様の工程を経ることで製造できる。

[0055]

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求 の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示 した具体例を様々に変形、変更したものが含まれる。

- (1) 図1に示す第1実施例では、上側 n ⁻型層32と p ⁺型層42の境界部24付近にチャネルが主に形成される構造であった。しかし、上側 n ⁻型層32の内部にチャネルが主に形成されるような構造であってもよい。
- (2)上記実施例ではノーマリオフの半導体素子について説明した。しかし、本 発明はノーマリオンの半導体素子にも適用できる。
- (3) 図1に示す第1実施例の製造方法として、上記では、基板20上への下側 n^- 型層22の成長、下側 n^- 型層22の一部のエッチング、そのエッチングで露出した下側 n^- 型層22上への p^+ 型層42の再成長、という工程を経て p^+ 型層42を形成する方法を説明した。しかし、 p^+ 型層42は、下側 n^- 型層22にMg又はBeをイオン注入することで形成することもできる。これによると、下側 n^- 型層22のエッチング、 p^+ 型層42の再成長という工程を省くことができる。よって、製造プロセスを簡単化できる。
- (4) 図7に示す第3実施例は、下側n⁻型層54を薄く成長させ、その下側n⁻型層54上の全体にp⁺型層56を成長させ、そのp⁺型層56の中央部(図7には存在しない)にSi又はGeをイオン注入してn⁻型層54の中央部を形成してもよい。この場合も、2つのp⁺型層56とこれらの間に位置するn⁻型層54を形成できる。

[0056]

また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

【図面の簡単な説明】

- 【図1】 第1実施例の電界効果トランジスタの断面図を示す。
- 【図2】 上側 n^- 型層と p^+ 型層のエネルギーバンド図を示す。
- 【図3】 第1実施例の構造についての、ゲート電極に電圧を印加していない状態のエネルギーバンド図を示す。
- 【図4】 第1実施例の構造についての、ゲート電極に正の電圧を印加した状態のエネルギーバンド図を示す。
- 【図5】 第2実施例の電界効果トランジスタの断面図を示す。
- 【図6】 第2実施例の構造についての、ゲート電極に電圧を印加していない状態のエネルギーバンド図を示す。
- 【図7】 第3実施例の電界効果トランジスタの断面図を示す。
- 【図8】 第4実施例の電界効果トランジスタの断面図を示す。

【符号の説明】

- 32、68:上側 n ⁻型層(第1層の一例)
- 42、56:p⁺型層 (第2層の一例)
- 44、72:チャネル層 (第3層の一例)
- 22、54:下側n⁻型層(第4層の一例)
- 40、60:n⁺型ソース層
- 26、52:n⁺型ドレイン層
- 30、66:ゲート絶縁層
- 34、70:ゲート電極
- 38、62:ソース電極
- 28、50:ドレイン電極

【書類名】 図面

【図1】







図2]




【図3】




[図4]




【図5】




【図6】



【図7】



【図8】



【書類名】 要約書

【要約】

【課題】 III族窒化物半導体を有する半導体素子の耐圧を高くすること。

【解決手段】 半導体素子は、A1GaNで構成された第1層32と、GaNで構成された第2層42と、ゲート電極34と、ソース電極38と、ドレイン電極28を有する。第1層32は、ゲート電極34と第2層42の間に形成された領域32aを有する。第1層32と第2層42の境界部24付近にチャネルが形成される。第2層42の導電型はp型であり、p型不純物であるMgがドーピングされている。第2層42は、ソース電極38に接している。

【選択図】 図1

特願2003-029374

出願人履歴情報

識別番号

[000003609]

1. 変更年月日

1990年 9月 6日

[変更理由]

新規登録

住 所

愛知県愛知郡長久手町大字長湫字横道41番地の1

氏 名

株式会社豊田中央研究所